FPGA多速率信號處理(三)
發(fā)布人: 發(fā)布時間:2021-06-15
對于發(fā)射端來講,基帶信號需要經過多速率發(fā)送處理器處理后,再進行數(shù)/模轉換(DAC)。多速率發(fā)送處理器的一般結構,主要由四部分組裝成:可編程插值FIR濾波器(RCF)、兩個固定系數(shù)的FIR濾波器(FFIR)、高速的CIC插值濾波器以及數(shù)控頻率振蕩器(NCO)。


RCF完成對輸入信號的采樣,采樣倍數(shù)1~16,由于需要工作在高速時鐘下,其階數(shù)一般不會太高。FFIR對輸入信號進行2倍采樣,如果FFIR的帶寬達到輸入采樣率的一半,則能夠有效抑制帶外信號的噪聲。CIC濾波器一般采用2~5階,完成對輸入信號1~32倍的采樣,其有效的線性相位沖激響應是由其插值率決定。NCO主要完成兩件事:一是產生載波頻率,二是完成數(shù)據(jù)調制的復數(shù)乘法。NCO需要高比特數(shù)的頻率調諧精度,并需要抑制幅度和相位抖動來無雜散動態(tài)范圍。
04多速率接收處理器設計
在無線通信中,多速率接收處理器在ADC之后工作,主要包含五部分:數(shù)控頻率振蕩器(NCO)、高速的CIC抽取濾波器、可編程抽取FIR半帶濾波器(FIR HB)、兩個固定系數(shù)的FIR濾波器(FFIR)、以及自動增益控制模塊(AGC),其結構如圖所示。


其中,NCO、CIC、FIR HB、FFIR的功能和實現(xiàn)與發(fā)送端類似。AGC模塊主要自適應地調整信號通道增益,確保不超出模擬信號的線性范圍,或保證數(shù)字信號不超出有效字長的限制,從而保證信號在一個動態(tài)范圍都能工作。
在工程中,我們需要關注以下設計要點:
設計要點

抽。合虏蓸悠+抗混疊濾波器設計
插值:抗鏡像濾波器+上采樣器設計
CIC濾波器設計
FIR半帶濾波器設計
多相分解技術